

16.1.2004

RECEIVED

05 MAR 2004

WIPO

PCT

OFFICE **JAPAN** PATENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 1月22日

出 Application Number:

特願2003-013905

[ST. 10/C]:

[JP2003-013905]

出 願 人 Applicant(s):


浜松ホトニクス株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN **COMPLIANCE WITH** RULE 17.1(a) OR (b)

2004年 2月19日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 2002-0795

【提出日】 平成15年 1月22日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 31/00

G01T 1/24

【発明者】

【住所又は居所】 静岡県浜松市市野町1126番地の1 浜松ホトニク

ス株式会社内

【氏名】 杉山 行信

【発明者】

【住所又は居所】 静岡県浜松市市野町1126番地の1 浜松ホトニク

ス株式会社内

【氏名】 水野 誠一郎

【特許出願人】

【識別番号】 000236436

【氏名又は名称】 浜松ホトニクス株式会社

【代理人】

【識別番号】 100088155

【弁理士】

【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】 100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】 100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【手数料の表示】

【予納台帳番号】 014708

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【発明の名称】 光検出装置

【特許請求の範囲】

【請求項1】 画素が2次元配列された光感応領域を有する光検出装置であって、

各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内に て隣接して配設することで1画素が構成され、

前記2次元配列における第1の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続 され、

前記2次元配列における第2の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続 されており、

前記第1の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流 出力を電圧出力に変換して、電圧信号を出力する第1積分回路と、


前記第1積分回路それぞれから出力される電圧信号の最大値を検出する第1最 大値検出回路と、

前記第1最大値検出回路により検出された前記最大値から当該最大値より所定値小さい値までの範囲をA/D変換範囲とし、前記第1積分回路それぞれから出力される電圧信号を前記A/D変換範囲においてデジタル信号に変換し、そのデジタル信号を出力する第1A/D変換回路と、

前記第2の方向に配列された前記複数の画素間において電気的に接続された他 方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流 出力を電圧出力に変換して、電圧信号を出力する第2積分回路と、

前記第2積分回路それぞれから出力される電圧信号の最大値を検出する第2最 大値検出回路と、

前記第2最大値検出回路により検出された前記最大値から当該最大値より所定 値小さい値までの範囲をA/D変換範囲とし、前記第2積分回路それぞれから出



【請求項2】 前記第1最大値検出回路により検出された前記最大値から前記所定値を減じて求めた電圧信号を前記第1積分回路それぞれから出力される電圧信号から減じて前記第1A/D変換回路に出力する第1レベルシフト回路と、

前記第2最大値検出回路により検出された前記最大値から前記所定値を減じて 求めた電圧信号を前記第2積分回路それぞれから出力される電圧信号から減じて 前記第2A/D変換回路に出力する第2レベルシフト回路と、を更に有すること を特徴とする請求項1に記載の光検出装置。

【請求項3】 画素が2次元配列された光感応領域を有する光検出装置であって、

各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内に て隣接して配設することで1画素が構成され、

前記2次元配列における第1の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続 され、

前記2次元配列における第2の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続 されており、

前記第1の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流 出力を電圧出力に変換して、電圧信号を出力する第1積分回路と、

前記第1積分回路それぞれから出力される電圧信号の最小値を検出する第1最 小値検出回路と、

前記第1最小値検出回路により検出された前記最小値から当該最小値より所定値大きい値までの範囲をA/D変換範囲とし、前記第1積分回路それぞれから出力される電圧信号を前記A/D変換範囲においてデジタル信号に変換し、そのデジタル信号を出力する第1A/D変換回路と、

前記第2の方向に配列された前記複数の画素間において電気的に接続された他 方の光感応部分群に対応して設けられ、対応する他方の光感応部分群からの電流 出力を電圧出力に変換して、電圧信号を出力する第2積分回路と、

前記第2積分回路それぞれから出力される電圧信号の最小値を検出する第2最 小値検出回路と、

前記第2最小値検出回路により検出された前記最小値から当該最小値より所定値大きい値までの範囲をA/D変換範囲とし、前記第2積分回路それぞれから出力される電圧信号を前記A/D変換範囲においてデジタル信号に変換し、そのデジタル信号を出力する第2A/D変換回路と、を有することを特徴とする光検出装置。

【請求項4】 対象物に光を照射する光源とともに用いられ、前記光源から 照射される光に関する情報を演算処理することを特徴とする請求項1又は請求項 3に記載の光検出装置。

【請求項5】 前記光に関する情報が、前記光源から照射される前記光の反射光の前記2次元配列における第1の方向及び第2の方向での輝度プロファイルであることを特徴とする請求項4に記載の光検出装置。

【請求項6】 前記光に関する情報が、前記光源から照射される前記光の直接光の前記2次元配列における第1の方向及び第2の方向での輝度プロファイルであることを特徴とする請求項4に記載の光検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、光が入射した2次元位置を検出する光検出装置に関するものである

[0002]

【従来の技術】

従来における光検出装置においては、MOS型イメージセンサ等の固体撮像素子を用いて、撮像により得られた画像データを画像メモリに取り込み、画像処理して2次元位置を検出するのが一般的である(例えば、特許文献1参照。)。

[0003]

【特許文献1】

特許第2573855号公報

[0004]

【発明が解決しようとする課題】

しかしながら、上述した従来の技術においては、得られた画像データを格納する画像メモリが必要となることから、装置構成が複雑なものになってしまう。また、画像データを画像メモリに格納した後に演算処理を行って2次元位置を検出するため、2次元位置の検出処理に時間がかかってしまう。


[0005]

本発明は上述の点に鑑みてなされたもので、2次元位置の検出処理の高速化および構成の簡素化を図ることが可能な光検出装置を提供することを課題とする。

[0006]

【課題を解決するための手段】

本発明に係る光検出装置は、画素が2次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで1画素が構成され、2次元配列における第1の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、2次元配列における第2の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、第1の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力を電圧出力に変換して、電圧信号を出力する第1積分回路と、第1積分回路それぞれから出力される電圧信号の最大値を検出する第1最大値検出回路と、第1最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲をA/D変換範囲とし、第1積分回路それぞれから出力される電圧信号を上記A/D変換範囲においてデジタル信号に変換し、そのデジタル信号を出力する第1A/D変換回路と、第2の方向に配列された複数の画素間において電気的に接続された他方の




[0007]

本発明に係る光検出装置では、1つの画素に入射した光は当該画素を構成する 複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部 分毎に出力される。そして、一方の光感応部分同士が2次元配列における第1の 方向に配列された複数の画素にわたって電気的に接続されているので、一方の光 感応部分からの電流出力(電流信号)は第1の方向に送られる。また、他方の光 感応部分同士が2次元配列における第2の方向に配列された複数の画素にわたっ て電気的に接続されているので、他方の光感応部分からの電流出力(電流信号) は第2の方向に送られる。このように、一方の光感応部分からの電流出力は第1 の方向に送られるとともに、他方の光感応部分からの電流出力は第1 の方向に送られるとともに、他方の光感応部分からの電流出力は第2 の方向に送られるとともに、他方の光感応部分からの電流出力は第2 の方向に送られるとともに、他方の光感応部分からの電流出力は第2 の方向に送られるとともに、他方の光感応部分からの電流出力は第2 があことから、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、1 画素に複数の 光感応部分を配設するという極めて簡素な構成にて、入射した光の2次元位置を 高速に検出することができる。

[0008]

また、本発明においては、第1最大値検出回路により検出された最大値から当該最大値より所定値小さい値までの範囲がA/D変換範囲とされ、第1積分回路それぞれから出力される電圧信号が上記A/D変換範囲においてデジタル信号に変換されるので、上記最大値より所定値小さい値より小さい電圧信号は「0」に変換されることとなる。これにより、光感応領域に背景光が入射した場合でも、背景光成分を除去した状態で、一方の光感応部分からの電流信号をA/D変換することができる。また、第2最大値検出回路により検出された最大値から当該最




[0009]

また、第1最大値検出回路により検出された最大値から所定値を減じて求めた電圧信号を第1積分回路それぞれから出力される電圧信号から減じて第1A/D変換回路に出力する第1レベルシフト回路と、第2最大値検出回路により検出された最大値から所定値を減じて求めた電圧信号を第2積分回路それぞれから出力される電圧信号から減じて第2A/D変換回路に出力する第2レベルシフト回路と、を更に有することが好ましい。このように構成した場合、上記A/D変換範囲を簡易且つ確実に設定することができる。

[0010]

本発明に係る光検出装置は、画素が2次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで1画素が構成され、2次元配列における第1の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、2次元配列における第2の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、第1の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力を電圧出力に変換して、電圧信号を出力する第1積分回路と、第1積分回路それぞれから出力される電圧信号の最小値を検出する第1最小値検出回路と、第1最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲をA/D変換範囲とし、第1積分回路それぞれから出力される電圧信号を上記A/D変換範囲においてデジタル信号に変換し、そのデジタル信号を出力する第1A/D変換回




[0011]

本発明に係る光検出装置では、1つの画素に入射した光は当該画素を構成する 複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部 分毎に出力される。そして、一方の光感応部分同士が2次元配列における第1の 方向に配列された複数の画素にわたって電気的に接続されているので、一方の光 感応部分からの電流出力(電流信号)は第1の方向に送られる。また、他方の光 感応部分同士が2次元配列における第2の方向に配列された複数の画素にわたっ て電気的に接続されているので、他方の光感応部分からの電流出力(電流信号) は第2の方向に送られる。このように、一方の光感応部分からの電流出力は第1 の方向に送られるとともに、他方の光感応部分からの電流出力は第1 の方向に送られるとともに、他方の光感応部分からの電流出力は第2の方向に送 られることから、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、1画素に複数の 光感応部分を配設するという極めて簡素な構成にて、入射した光の2次元位置を 高速に検出することができる。

[0012]

また、本発明においては、第1最小値検出回路により検出された最小値から当該最小値より所定値大きい値までの範囲がA/D変換範囲とされ、第1積分回路それぞれから出力される電圧信号が上記A/D変換範囲においてデジタル信号に変換されるので、上記最小値より所定値大きい値より大きい電圧信号は「0」に変換されることとなる。これにより、光感応領域に背景光が入射した場合でも、背景光成分を除去した状態で、一方の光感応部分からの電流信号をA/D変換す



[0013]

また、上記光検出装置は、対象物に光を照射する光源とともに用いられ、光源から照射される光に関する情報を演算処理することが好ましい。このように構成した場合、光源から照射される光に関する情報を高速且つ極めて精度良く検出することができる。

[0014]

また、上記光に関する情報が、光源から照射される光の反射光の上記 2 次元配列における第 1 の方向及び第 2 の方向での輝度プロファイルであることが好ましい。

[0015]

また、上記光に関する情報が、光源から照射される光の直接光の上記2次元配列における第1の方向及び第2の方向での輝度プロファイルであることが好ましい。


[0016]

【発明の実施の形態】

本発明の実施形態に係る光検出装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータMおよびNそれぞれを2以上の整数とする。また、特に明示しない限りは、パラメータmを1以上M以下の任意の整数とし、パラメータ nを1以上N以下の任意の整数とする。

[0017]

図1は、本実施形態に係る光検出装置を示す概念構成図である。本実施形態に



[0018]

光感応領域10は、画素 11_{mn} がM行N列に2次元配列されている。1 画素は、各々に入射した光の強度に応じた電流を出力する光感応部分 12_{mn} (第1 光感応部分)及び光感応部分 13_{mn} (第2 光感応部分))を同一面内にて隣接して配設することで構成されている。これにより、光感応領域10 において、光感応部分 12_{mn} と光感応部分 13_{mn} とは2次元的に混在した状態で同一面内にて配列されることとなる。


[0019]

[0020]

ここで、図2及び図3に基づいて、光感応領域10の構成について説明する。図2は、光検出装置に含まれる光感応領域の一例を示す要部拡大平面図であり、図3は、図2のIII-III線に沿った断面図である。なお、図2においては、保護層48の図示を省略している。

[0021]

光感応領域10は、P型(第1導電型)の半導体からなる半導体基板40と、 当該半導体基板40の表層に形成されたN型(第2導電型)の半導体領域41, 42とを含んでいる。これにより、各光感応部分12mn,13mnは半導体基板4



[0022]

半導体基板40と領域41,42の上には第1絶縁層43が形成され、この第1絶縁層43に形成されたスルーホールを介して第1配線44が一方の領域41に電気的に接続されている。また、第1絶縁層43に形成されたスルーホールを介して電極45が他方の領域42に電気的に接続されている。

[0023]


第1絶縁層43の上には第2絶縁層46が形成され、この第2絶縁層46に形成されたスルーホールを介して第2配線47が電極45に電気的に接続されている。これにより、他方の領域42は、電極45を介して第2配線47に電気的に接続されることになる。

[0024]

第2絶縁層46の上には保護層48が形成されている。第1絶縁層43、第2 絶縁層46及び保護層48は、SiO2又はSiN等からなる。第1配線44、 電極45及び第2配線47は、A1等の金属からなる。

[0025]

第1配線 44 は、各画素 11 mm における一方の領域 41 を第1 の方向にわたって電気的に接続するものであって、画素 11 mm 間を第1 の方向に延びて設けられている。このように、各画素 11 mm における一方の領域 41 を第1 配線 44 で接



[0026]

第2配線 47は、各画素 11_{mm} における他方の領域 42を第2の方向にわたって電気的に接続するものであって、画素 11_{mm} 間を第2の方向に延びて設けられている。このように、各画素 11_{mm} における他方の領域 42 を第2配線 47 で接続することにより、2 次元配列における第2の方向に配列された複数の画素 11^{mm} 1 111^{mm} 1 11^{mm} 1 11^{mm} 1 11^{mm} 1 11^{mm} 1 11^{mm} 1111

[0027]

また、光感応領域10においては、上述した第1の方向に長く延びるM列の光感応部と第2の方向に長く延びるN行の光感応部とが同一面上に形成されることになる。

[0028]

領域41,42の形状は、図2に示された略三角形状のものに限られず、図4〜図8に示されるように、他の形状であってもよい。

[0029]

図4に示された第2導電型半導体領域(光感応部分)は、光入射方向から見て長方形状を呈しており、1 画素において2つの領域41,42が互いに長辺が隣接して形成されている。領域41(光感応部分12mm)と領域42(光感応部分13mm)とは、第2の方向において交互に配列されている。図4に示されるように、1 画素あたり第1の方向と第2の方向の第2導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであれ



[0030]

図5に示された第2導電型半導体領域(光感応部分)は、略三角形状を呈した 一方の領域41が第1の方向に連続して形成されている。他方の領域42は略三 角形状を呈しており、各画素 11_{mn} 間で独立して形成されている。領域 41 (光 感応部分 12_{mn})と領域42(光感応部分 13_{mn})とは、第2の方向において交 互に配列されている。なお、一方の領域41を第1の方向に連続して形成した場 合、必ずしも第1配線44を設ける必要はないが、直列抵抗の増加に伴って読み 出し速度が低下することが考えられることから、第1配線44にて各領域41を 電気的に接続するのが好ましい。

[0031]

図6に示された第2導電型半導体領域(光感応部分)は、1画素あたり4つの 領域41a,41b,42a,42bからなり、対角に位置する領域を対として 、第1配線44あるいは第2配線47にて電気的に接続されている。領域41(光感応部分12mm)と領域42 (光感応部分13mm)とは、第1の方向及び第2 の方向において交互に配列されている。また、領域4~1(光感応部分 $1~2_{mn}$)と 領域42(光感応部分13mm)とは、第3の方向及び第4の方向において交互に 配列されている。

[0032]

図7に示された第2導電型半導体領域(光感応部分)は、2つの櫛状の領域4 1, 42がお互い噛み合うように形成されている。

[0033]

図8に示された第2導電型半導体領域(光感応部分)は、光入射方向から見て 4角形以上の多角形状(たとえば8角形状)を呈しており、1画素において1辺 が隣接して形成されている。そして、領域41と領域42とは、1画素において 第1の方向と第2の方向とに交差する第3の方向に並設されており、光入射方向 から見てハニカム状に配列されている。すなわち、領域41(光感応部分12mn)と領域42(光感応部分13mm)とは、第3の方向及び第4の方向において交 互に配列されている。



続いて、図9及び図10に基づいて、第1信号処理回路20及び第2信号処理 回路30の構成について説明する。図9は、第1信号処理回路を示す概略構成図 であり、図10は、第2信号処理回路を示す概略構成図である。


[0035]

第1信号処理回路20は、図9に示されるように、第1積分回路110と、第1タイミング制御回路120と、第1サンプルアンドホールド回路(以下、第1S/H回路と称する)130と、第1最大値検出回路140と、第1シフトレジスタ150と、第1スイッチ素子160と、第1レベルシフト回路170と、第1A/D変換回路180とを有している。

[0036]

[0037]

第1S/H回路130は、第1積分回路110に対応して設けられ、対応する 第1積分回路110から出力される電圧信号を保持して出力する。第1S/H回



[0038]


第1スイッチ素子160は、第1シフトレジスタ150により制御されて順次に閉じ、第1S/H回路130から出力される電圧信号を第1レベルシフト回路170に順次に入力させる。第1シフトレジスタ150は、第1タイミング制御回路120から出力される信号によりその動作が制御されて、第1スイッチ素子160の開閉を制御する信号 s h i f t (H_{M}) を出力する。

[0039]

ここで、図15に基づいて、第1積分回路110と、第1タイミング制御回路120と、第1S/H回路130と、第1シフトレジスタ150と、第1スイッチ素子160の動作について説明する。図15は、第1積分回路と、第1タイミング制御回路と、第1S/H回路と、第1シフトレジスタと、第1スイッチ素子の動作を説明するためのタイミングチャートである。

[0040]

図15において、Reset信号が論理Lとなることにより、各第1積分回路11 0のスイッチ素子 SW_1 が開く。スイッチ素子 SW_1 が開かれると、対応する一方の光感応部分12m群から出力された電荷が容量素子 C_1 に蓄積されていき、第1積分回路110の出力端子から出力される電圧信号は次第に大きくなっていく。そして、Hold信号が論理Hとなり、各第1S/H回路130のスイッチ素子 SW_3 が閉じると、各第1積分回路110の出力端子から出力される電圧信号は、各第1S/H回路130のスイッチ素子 SW_3 が閉じると、各第1積分回路110の出力端子から出力される電圧信号は、各第1S/H回路130の容量素子 SW_3 が開いた後も、各第1S/H回路130の容量素子 SW_3 が開いた後も、各第1S/H回路13S0の容量素子 SW_3 が開いた後も、各第1S/H回路13S0の容量素子S3に保持された電




[0041]

続いて、第1シフトレジスタ150から、所定の期間に対応したパルス幅を有する信号shift (H_M)が順次出力される。第1シフトレジスタ150から対応する第1スイッチ素子160にshift (H_M)が出力されると、第1スイッチ素子160が順次閉じ、対応する第1S/H回路130のアンプA3から出力された電圧信号が第1レベルシフト回路170に順次送られる。

[0042]

[0043]

再び、図9を参照する。第1最大値検出回路140は、第1S/H回路130 それぞれから出力される電圧の最大値を検出する。第1最大値検出回路140は、図13に示されるように、NMOSトランジスタ T_1 ~ T_M 、抵抗器 R_1 ~ R_3 および差動アンプ A_4 を備える。各トランジスタ T_m のソース端子は接地され、各トランジスタ T_m のドレイン端子は、抵抗器 R_3 を介して電源電圧Vddに接続されるとともに、抵抗器 R_1 を介して差動アンプ A_4 の反転入力端子に接続されている。各トランジスタ T_m のゲート端子は、第1S/H回路130の出力端子と接続されており、第1S/H回路130から出力される電圧信号が入力する。また、差動アンプ A_4 の反転入力端子と出力端子との間には抵抗器 R_2 が設けられ、差動アンプ A_4 の東反転入力端子は接地されている。この第1最大値検出回路140では、第1S/H回路130から出力された電圧信号がトランジスタ T_m のゲート



[0044]

第1レベルシフト回路170は、第1S/H回路130それぞれから順次出力される電圧信号 H_{out} のレベルをシフトする。第1レベルシフト回路170は、図14に示されるように、抵抗器 R_3 ~ R_{10} および差動アンプ A_5 、 A_6 を備える。差動アンプ A_5 の反転入力端子には、抵抗器 R_3 を介してシフト電圧信号 V_{shif} t1が入力されている。差動アンプ A_5 の非反転入力端子には、第1最大値検出回路140からの出力が抵抗器 R_5 を介して接続されており、第1最大値検出回路140からの出力信号(最大電圧信号 V_{max1})が入力されている。差動アンプ A_5 の反転入力端子と出力端子との間には抵抗器 R_4 が設けられ、差動アンプ A_5 の非反転入力端子は抵抗器 R_6 を介して接地されている。差動アンプ A_5 から出力される電圧信号 V_{max1} 0、最大電圧信号 V_{max1} 1、最大電圧信号 V_{shift1} 2を減じた電圧信号 V_{max1} 1、となる。

[0045]

差動アンプ A_5 の出力端子は、抵抗器 R_7 を介して差動アンプ A_6 の反転入力端子に接続されている。差動アンプ A_6 の非反転入力端子には、第1スイッチ素子160(第1S/H回路130)それぞれの出力が抵抗器 R_9 を介して接続されており、上記電圧信号 H_{out} が入力されている。差動アンプ A_6 の反転入力端子と出力端子との間には抵抗器 R_8 が設けられ、差動アンプ A_6 の非反転入力端子は抵抗器 R_{10} を介して接地されている。差動アンプ A_6 から出力された電圧信号は、第1S/H回路130それぞれから第1スイッチ素子160を介して順次出力された電圧信号 H_{out} から電圧信号($V_{max1} - V_{shift1}$)を減じた電圧信号 V_{ADIN1} ($=H_{out} - V_{max1} + V_{shift1}$)となり、この電圧信号 V_{ADIN1} が、第1A/D変換回路180に出力される。これにより、第1S/H回路130それぞれから順次出力された電圧信号 V_{out} の値が電圧信号($V_{max1} - V_{shift1}$)に対応した所



定の値の分だけ減じられて、シフトすることとなる。

[0046]

以上のことから、第1最大値検出回路140にて検出された最大値(V_{max1})から当該最大値(V_{max1})より所定値(V_{shift1})小さい値までの範囲が、図16に示されるように、A/D変換範囲ADR1として設定されることとなる。なお、上記シフト電圧信号 V_{shift1} の値は、最大値(最大電圧信号 V_{max1})より小さい値である。また、本光検出装置1はスポット光を照射する光源とともに用いられることから、スポット光の光強度は予め分かっており、第1最大値検出回路140にて検出される最大値は予測できる。したがって、上記シフト電圧信号 V_{shift1} の値は、最大値より小さい値に予め設定することが可能である。

[0047]

第1A/D変換回路180は、第1レベルシフト回路170の差動アンプ A_6 から出力された電圧信号 V_{ADIN1} (アナログ信号)を順次入力し、その電圧信号 V_{ADIN1} をデジタル信号に変換し、そのデジタル信号を出力する。このデジタル信号は、図17に示されるように、第2の方向での輝度プロファイル(デジタルデータ)を表す出力となる。なお、第1A/D変換回路180のA/D変換範囲は、0からシフト電圧信号 V_{Shift1} までの電圧範囲となる。

[0048]

第2信号処理回路30は、図10に示されるように、第2積分回路210と、第2タイミング制御回路220と、第2サンプルアンドホールド回路(以下、第2S/H回路と称する)230と、第2最大値検出回路240と、第2シフトレジスタ250と、第2スイッチ素子260と、第2レベルシフト回路270と、第2A/D変換回路280とを有している。

[0049]

各第2積分回路210は、第2の方向に配列された複数の画素1 1_{11} ~ 1_{11} 1 1_{11}

電圧信号を出力する。第2積分回路210は、図11に示された第1積分回路110と同等の構成を有し、入力端子と出力端子との間に互いに並列にアンプ、容量素子およびスイッチ素子が接続されている。第2積分回路210のスイッチ素子は、第2タイミング制御回路220から出力されるReset信号に基づいて開閉する。第2タイミング制御回路120は、第2積分回路210のスイッチ素子の開閉を制御するReset信号、及び、後述する第2S/H回路230のスイッチ素子の開閉を制御するHold信号を出力する。

[0050]

第2S/H回路230は、第2積分回路210に対応して設けられ、対応する 第2積分回路210から出力される電圧信号を保持して出力する。第2S/H回路230は、図12に示された第1S/H回路130と同等の構成を有し、入力 端子と出力端子との間に順にスイッチ素子およびアンプを有し、スイッチ素子と アンプとの接続点が容量素子を介して接地されている。スイッチ素子は、第2タ イミング制御回路220から出力されるHold信号に基づいて開閉する。

[0051]

第2スイッチ素子260は、第2シフトレジスタ250により制御されて順次に閉じ、第2S/H回路230から出力される電圧信号を第2レベルシフト回路270に順次に入力させる。第2シフトレジスタ250は、第2タイミング制御回路220から出力される信号によりその動作が制御されて、第2スイッチ素子260の開閉を制御する信号 $shift(V_N)$ を出力する。

[0052]

ここで、図18に基づいて、第2積分回路210と、第2タイミング制御回路220と、第2S/H回路230と、第2シフトレジスタ250と、第2スイッチ素子260の動作について説明する。図18は、第2積分回路と、第2タイミング制御回路と、第2S/H回路と、第2シフトレジスタと、第2スイッチ素子の動作を説明するためのタイミングチャートである。

[0053]

図18において、Reset信号が論理Lとなることにより、各第2積分回路21 0のスイッチ素子が開く。スイッチ素子が開かれると、対応する他方の光感応部 分13mm群から出力された電荷が容量素子に蓄積されていき、第2積分回路210の出力端子から出力される電圧信号は次第に大きくなっていく。そして、Hold信号が論理Lとなり、各第2S/H回路230のスイッチ素子が閉じると、各第2積分回路210の出力端子から出力される電圧信号は、各第2S/H回路230のスイッチ素子を経て、それぞれの第2S/H回路230の容量素子に保持されていく。Hold信号が論理Hとなってスイッチ素子が開いた後も、各第2S/H回路230の容量素子に保持された電圧信号は、アンプから出力される。その後、Reset信号が論理Hとなることにより、各第2積分回路210のスイッチ素子が閉じて、容量素子が放電され初期化される。

[0054]


続いて、第2シフトレジスタ250から、所定の期間に対応したパルス幅を有する信号 s h i f t (V_N) が順次出力される。第2シフトレジスタ250から対応する第2スイッチ素子260に s h i f t (V_N) が出力されると、第2スイッチ素子260が順次閉じ、対応する第28/8/1回路230のアンプから出力された電圧信号が第22000のアンプから出力された電圧信号が第22000のアンプから出力

[0055]

このように、各第2S/H回路230(第2積分回路210)から、第10方向に配列された複数の画素 $11_{11}\sim 11_{M1}$, $11_{12}\sim 11_{M2}$, ···, $11_{1N}\sim 11_{M1}$ 間において電気的に接続された他方の光感応部分 13_{m1} 群にて蓄積されて電荷(電流信号)に対応した電圧信号 V_{out} が、図19にも示されるように、対応する他方の光感応部分 13_{m1} 群毎に順次時系列データとして第2レベルシフト回路270に出力される。この時系列データは、第10の方向での輝度プロファイル(アナログデータ)を示すものである。

[0056]

再び、図10を参照する。第2最大値検出回路240は、第2S/H回路230それぞれから出力される電圧の最大値を検出する。第2最大値検出回路240は、図13に示された第1最大値検出回路140と同等の構成を有し、NMOSトランジスタ、抵抗器および差動アンプを備える。各トランジスタのソース端子は接地され、各トランジスタのドレイン端子は、抵抗器を介して電源電圧に接続



[0057]


第 2 レベルシフト回路 2 7 0 は、第 2 S/H回路 2 3 0 それぞれから順次出力される電圧信号 V_{out} のレベルをシフトする。第 2 レベルシフト回路 2 7 0 は、図 1 4 に示された第 1 レベルシフト回路 1 7 0 と同等の構成を有し、抵抗器および差動アンプを備える。この第 2 レベルシフト回路 2 7 0 からは、第 2 S/H回路 2 3 0 それぞれから第 2 スイッチ素子 2 6 0 を介して順次出力された電圧信号 V_{out} から電圧信号(V_{max} 2 V_{shift} 2)を減じた電圧信号 V_{ADIN} 2(V_{out} 2 V_{adi} 3 0 それぞれから順次出力される。これにより、第 2 S/H回路 2 3 0 それぞれから順次出力された電圧信号 V_{out} 0値が電圧信号(V_{max} 4 V_{shift} 5)に対応した所定の値の分だけ減じられて、シフトすることとなる。

[0058]

以上のことから、第2最大値検出回路240にて検出された最大値(V_{max2})から当該最大値(V_{max2})より所定値(V_{shift2})小さい値までの範囲が、図19に示されるように、A/D変換範囲ADR2として設定されることとなる。なお、上記シフト電圧信号 V_{shift2} の値は、最大値(最大電圧信号 V_{max2})より小さい値である。また、本光検出装置 1 はスポット光を照射する光源とともに用いられることから、スポット光の光強度は予め分かっており、第2最大値検出回路240にて検出される最大値は予測できる。したがって、上記シフト電圧信号 V_{shift2} の値も、最大値より小さい値に予め設定することが可能である。

[0059]

第2A/D変換回路280は、第2レベルシフト回路270から出力された電



[0060]

以上のように、本実施形態の光検出装置1においては、1つの画素 11_{mn} に入 射した光は当該画素 11_{mn} を構成する複数の光感応部分 12_{mn} , 13_{mn} それぞれ に、光強度に応じた電流が光感応部分 12_{mn} , 13_{mn} 毎に出力される。そして、 一方の光感応部分12mm同士が2次元配列における第1の方向に配列された複数 の画素 $1\,1_{11}$ ~ $1\,1_{1N}$, $1\,1_{21}$ ~ $1\,1_{2N}$,・・・, $1\,1_{M1}$ ~ $1\,1_{MN}$ にわたって電 気的に接続されているので、一方の光感応部分 12_{mn} から出力された電流信号は 第1の方向に送られる。また、他方の光感応部分 13_{mn} 同士が2次元配列におけ る第2の方向に配列された複数の画素 11_{11} ~ 11_{M1} , 11_{12} ~ 11_{M2} , · · · · , $1\,1_{\,\mathrm{IN}}\sim 1\,1_{\,\mathrm{MN}}$ にわたって電気的に接続されているので、他方の光感応部分 $\,1\,$ 3 mmから出力された電流信号は第2の方向に送られる。このように、一方の光感 応部分 12_{mn} から出力された電流信号は第1の方向に送られるとともに、他方の 光感応部分13mmから出力された電流信号は第2の方向に送られることから、第 1の方向での輝度プロファイルと第2の方向での輝度プロファイルとをそれぞれ 独立して得ることが可能となる。この結果、1画素に複数の光感応部分12 $_{
m mn}$, 13_{mn}を配設するという極めて簡素な構成にて、入射した光の2次元位置を高速 に検出することができる。

[0061]

また、本実施形態の光検出装置 1 において、各光感応部分 12 mm, 13 mm は、半導体基板 4 0 部分と第 2 導電型半導体領域 4 1 , 4 2 とを含み、第 2 導電型半導体領域 4 1 , 4 2 は、光入射方向から見て略三角形状を呈しており、1 画素において互いに一辺が隣接して形成されている。これにより、複数の光感応部分 12 mm, 13 mm を 1 画素内に配設する際に、各光感応部分 12 mm, 13 mm (第 2 導電型半導体領域 4 1 , 4 2)の面積が減少するのを抑制することができる。





[0062]

[0063]

また、本実施形態の光検出装置1において、第2導電型半導体領域41,42は、光入射方向から見て4角形以上の多角形状を呈しており、1画素において1辺が隣接して形成されている。これにより、複数の光感応部分12mn,13mn(第2導電型半導体領域41,42)を1画素内に配設する際に、各光感応部分12mn,13mnの面積が減少するのを抑制することができる。また、各光感応部分12mn,13mnの面積に対する周囲長は減ることとなり、単位面積当たりに換算した暗電流が低減される。なお、4角形以上の多角形状として、菱形形状を採用してもよい。


[0064]

また、本実施形態の光検出装置 1 において、第 2 導電型半導体領域 4 1 , 4 2 とは、1 画素において第 1 の方向と第 2 の方向とに交差する第 3 の方向に並設されている。これにより、一方の光感応部分 1 2 mm 群及び他方の光感応部分 1 3 mm 群において、各光感応部分 1 2 mm 1 3 mm 群の中心部分に対応する光感応部分 1 2 mm 1 3 mm が集中することとなり、解像度を向上することができる。

[0065]

また、第2導電型半導体領域41,42は、光入射方向から見てハニカム状に配列されている。これにより、複数の光感応部分1 2_{mn} ,1 3_{mn} (第2導電型半導体領域41,42)を1画素内に配設する際に、各光感応部分1 2_{mn} ,1 3_{mn} の面積が減少するのをより一層抑制することができる。また、幾何学的対称性が高く、第2導電型半導体領域41,42(光感応部分1 2_{mn} ,1 3_{mn})を形成するために用いるマスクが位置ずれしたことによる不均一性が抑制できる。

[0066]



[0067]

また、本実施形態の光検出装置1においては、第1最大値検出回路140によ り検出された最大値(最大電圧信号 V max1)から当該最大値より所定値(シフト 電圧信号 $V_{
m shiftl}$)小さい値までの範囲がA/D変換範囲とされ、第1S/H回 路130(第1積分回路110)それぞれから出力される電圧信号が上記A/D 変換範囲においてデジタル信号に変換されるので、上記最大値より所定値(シフ ト電圧信号 $V_{
m shift1}$)小さい値より小さい電圧信号は「0」に変換されることと なる。これにより、光感応領域10に背景光が入射した場合でも、背景光成分を 除去した状態で、一方の光感応部分 12_{mn} からの電流信号をA/D変換すること ができる。また、第2最大値検出回路240により検出された最大値(最大電圧 信号 V_{max2})から当該最大値より所定値(シフト電圧信号 V_{shift2})小さい値ま での範囲がA/D変換範囲に設定され、第2S/H回路230(第2積分回路2 10) それぞれから出力される電圧信号が上記A/D変換範囲においてデジタル 信号に変換されるので、上記最大値より所定値(シフト電圧信号 V shift 2)小さ い値より小さい電圧信号は「0」に変換されることとなる。これにより、背景光 成分を除去した状態で、他方の光感応部分 13_{mn} からの電流信号をA/D変換す ることができる。これらの結果、入射した光の2次元位置を少ない計算量で極め て精度良く検出することができる。

[0068]

70と、第2最大値検出回路 240により検出された最大値(最大電圧信号 V_{max} 2x2)から所定の値(シフト電圧信号 V_{shift2})を減じて求めた電圧信号(V_{max} 2- V_{shift2})を第2S/H回路 230(第2積分回路 210)それぞれから順次出力される電圧信号 V_{out} から減じた電圧信号 V_{ADIN2} を第2S/D変換回路 2S0に出力する第2Vベルシフト回路 270とを有している。これにより、上記A/D変換範囲を簡易且つ確実に設定することができる。

[0069]

また、各光感応部分 12_{mn} , 13_{mn} 群に対応して第1積分回路110及び第2積分回路210が設けられているので、各光感応部分 12_{mn} , 13_{mn} 群から同じタイミングにて電荷を蓄積でき、それらの電荷量を電圧信号に変換することができる。

[0070]

これらの結果、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとを高精度且つ高速にて得ることができる。なお、上述した第1及び第2積分回路110,210、第1及び第2タイミング制御回路120,220、第1及び第2S/H回路130,230、第1及び第2最大値検出回路140,240、第1及び第2シフトレジスタ150,250、第1及び第2スイッチ素子160,260、第1及び第2A/D変換回路180,280等の動作については、本出願人による特開2001-36128号公報等に示されている。

[0071]

例えば、光感応領域10の画素11mを7.8μmピッチ、第1の方向256 チャンネル及び第2の方向256チャンネルとし、この光感応領域10にφ50μmのスポット光が入射した場合には、スポット光が入射する光感応部分群は7チャンネル程度であり、スポット光が入射しない光感応部分群は249チャンネル程度となる。スポット光が入射しない画素には、スポット光よりは光強度は低いものの、蛍光灯や太陽等からの光が背景光として入射する惧れがあり、スポット光の入射位置の検出精度に悪影響を与えることとなる。しかしながら、光検出装置1では、上述したように背景光成分を除去することができるので、スポット光の入射位置の検出精度を高めることができる。



[0072]

特に、光検出装置1は、スポット光の重心位置を演算する場合に有効であり。これは、スポット光の重心位置を演算する場合、各画素からの出力(第1及び第2S/H回路130,230(第1及び第2積分回路110,210)それぞれから出力される電圧信号)の最大値付近のデータのみが必要とされるからである。

[0073]


続いて、図21及び図22に基づいて、第1信号処理回路及び第2信号処理回路の変形例の構成について説明する。図21は、第1信号処理回路の変形例を示す概略構成図であり、図22は、第2信号処理回路の変形例を示す概略構成図である。図21に示された第1信号処理回路320は、第1反転回路を有している点で上記第1信号処理回路20と相違する。また、図22に示された第2信号処理回路330は、第2反転回路を有している点で上記第2信号処理回路30と相違する。

[0074]

第1信号処理回路320は、図21に示されるように、第1積分回路110と、第1タイミング制御回路120と、第1S/H回路130と、第1最大値検出回路140と、第1シフトレジスタ150と、第1スイッチ素子160と、第1レベルシフト回路170と、第1A/D変換回路180と、第1反転回路190を有している。

[0075]

第1反転回路190は、各第1S/H回路130の後段に設けられ、各第1S/H回路130から出力された電圧信号を反転して出力し、第1最大値検出回路140及び第1スイッチ素子160に入力している。これにより、第1最大値検出回路140は、各第1S/H回路130から出力された電圧信号の最小値を検出する最小値検出回路として機能することとなる。また、第1A/D変換回路180では、第1最大値検出回路140にて検出された最大値(Vmaxl)から当該最大値(Vmaxl)より所定値(Vshiftl)小さい値までの範囲、即ち各第1S/H回路130(第1積分回路110)から出力された電圧信号の最小値から当該



[0076]

第2信号処理回路330は、図22に示されるように、第2積分回路210と、第2タイミング制御回路220と、第2S/H回路230と、第2最大値検出回路240と、第2シフトレジスタ250と、第2スイッチ素子260と、第2レベルシフト回路270と、第2A/D変換回路280と、第2反転回路290を有している。

[0077]

第2反転回路290は、各第2S/H回路230の後段に設けられ、各第2S/H回路230から出力された電圧信号を反転して出力し、第2最大値検出回路240及び第2スイッチ素子260に入力している。これにより、第2最大値検出回路240は、各第2S/H回路130から出力された電圧信号の最小値を検出する最小値検出回路として機能することとなる。また、第2A/D変換回路280では、第2最大値検出回路240にて検出された最大値(VmaxI)から当該最大値(Vmax2)より所定値(Vshift2)小さい値までの範囲、即ち各第2S/H回路230(第2積分回路210)から出力された電圧信号の最小値から当該最小値より所定値(Vshift2)大きい値までの範囲がA/D変換範囲に設定されることとなる。

[0078]

以上のように、本変形例においては、第1最大値検出回路140にで検出された最大値(V_{max1})から当該最大値(V_{max1})より所定値(V_{shift1})小さい値までの範囲、即ち各第1S/H回路130(第1積分回路110)から出力された電圧信号の最小値から当該最小値より所定値(V_{shift1})大きい値までの範囲がA/D変換範囲とされ、第1S/H回路130(第1積分回路110)それぞれから出力される電圧信号が上記A/D変換範囲においてデジタル信号に変換されるので、上記最小値より所定値(V_{shift1})大きい値より大きい電圧信号は「0」に変換されることとなる。これにより、光感応領域10に背景光が入射した場合でも、背景光成分を除去した状態で、一方の光感応部分12mnからの電流信

号をA/D変換することができる。また、第2最大値検出回路240にて検出された最大値(V_{max1})から当該最大値(V_{max2})より所定値(V_{shift2})小さい値までの範囲、即ち各第2S/H回路230(第2積分回路210)から出力された電圧信号の最小値から当該最小値より所定値(V_{shift2})大きい値までの範囲がA/D変換範囲とされ、第2積分回路それぞれから出力される電圧信号が上記A/D変換範囲においてデジタル信号に変換されるので、上記最小値より所定値(V_{shift2})大きい値より大きい電圧信号は「0」に変換されることとなる。これにより、背景光成分を除去した状態で、他方の光感応部分13mからの電流信号をA/D変換することができる。これらの結果、入射した光の2次元位置を極めて精度良く検出することができる。

[0079]

なお、上記変形例の光検出装置は、反射率の異なる箇所の位置検出、例えば白い被写体に付いている黒い点の位置検出等に用いることができる。

[0080]

次に、図23に基づいて、上記実施形態の光検出装置1を反射光の位置検出システムに用いた例を説明する。

[0081]

位置検出システムPS1を図23に示す。位置検出システムPS1は、表示部410及び光検出部420を有したゲーム筐体400と、銃を模したコントローラ型発光装置430とを備える。表示部410には、ゲームの内容であるアニメーション画像等が出力される。位置検出システムPS1は、例えば、ユーザURが銃を模した操作入力装置としてのコントローラ型発光装置430を用いて、表示部410に表示される画像に向かって照準を定めて射撃をするゲーム装置を構成している。

[0082]

コントローラ型発光装置 4 3 0 は、発光素子としてLED等を備えたものであり、ユーザURによってゲーム筐体 4 0 0 の表示部 4 1 0 に対向される際に、表示部 4 1 0 (表示されている画像) に向けてスポット光 S L 1 を出射する。コントローラ型発光装置 4 3 0 から出射して表示部 4 1 0 に照射されたスポット光 S



L1は、当該表示部410にて反射し、その反射光SL2が光検出部420に入射する。光検出部420は、スポット光の反射光SL2の入射位置(二次元位置)を検出する。これにより、コントローラ型発光装置430が向けられている方向を得ることができる。

[0083]


光検出部420は、上記光検出装置1を用いたものであり、図24に示される構成を有している。光検出部420は、ICチップ421を有しており、このICチップ421に、光感応領域10、第1積分回路110、第1S/H回路130、第1最大値検出回路140、第1シフトレジスタ150、第1スイッチ素子160、第1レベルシフト回路170、第1A/D変換回路180、第2積分回路210、第2S/H回路230、第2最大値検出回路240、第2シフトレジスタ250、第2スイッチ素子260、第2レベルシフト回路270、第2A/D変換回路280及びタイミング制御回路422が形成されている。タイミング制御回路422は、第1タイミング制御回路120及び第2タイミング制御回路220を含んでいる。また、ICチップ421には、当該ICチップ421に信号等を入出力するための電極パット423も形成されている。光検出部420は、コントローラ型発光装置430から照射されるスポット光の反射光SL2の光感応領域10における第1の方向及び第2の方向での輝度プロファイルを演算処理して、出力する。

[0084]

次に、図25に基づいて、上記実施形態の光検出装置1を直接光の位置検出システムに用いた例を説明する。

[0085]

位置検出システムPS2を図25に示す。位置検出システムPS2は、レーザプリンタに組み込まれたものであり、半導体レーザ504から所定の指向性で発散するように出力されたレーザビームは、コリメート光学系512によって、平行なレーザビームに変換され、シリンダーレンズ513を介して回転多面鏡(ポリゴンスキャナ)514上に集光する。回転多面鏡(偏向装置)514によって偏向されるように反射されたレーザビームは、レンズ515によって、移動速度



[0086]

フォトセンサPDの出力信号は、タイミング制御回路523に入力される。タイミング制御回路523には画像信号が入力信号として入力されており、半導体レーザ504の発光を画像信号に対応づけて制御する。なお、タイミング制御回路523は、感光ドラム517の回転速度も制御している。

[0087]

本実施形態の光検出装置1は、上記反射光あるいは直接光の位置検出システム以外にも、反射率の異なる箇所の位置検出システムに用いることができる。例えば、特開2001-134034号公報や特開2002-221840号公報に開示されたカラーレジストレーションの検知装置におけるパターン検出器(受光センサ)に用いることができる。

[0088]

本発明は、前述した実施形態に限定されるものではない。たとえば、シフトレジスタを用いる代わりに、各光感応部分12mm, 13mm (第2導電型半導体領域41, 42)を均一な抵抗線で接続して、光の入射に伴って発生した電荷を抵抗線に流れ込んだ位置と当該抵抗線それぞれの端部との距離に反比例するように抵抗分割して抵抗線の端部から取り出し、当該端部からの電流信号に基づいて光の入射位置を求めるようにしてもよい。

[0089]

また、前述した実施形態においては、1 画素を複数の光感応部分で構成しているが、1 画素を一つの光感応部分で構成してもよい。たとえば、図2 6 に示されるように、光感応領域1 0 は、第1 の方向にわたって互いに電気的に接続される複数の第1 光感応部分1 2 mm と第2 の方向にわたって互いに電気的に接続される

[0090]

また、第1及び2レベルシフト回路120, 270それぞれに入力されるシフト電圧信号 $V_{\rm shift1}$, $V_{\rm shift2}$ は、同じ値としてもよく、また異なる値であってもよい。

[0091]

【発明の効果】

以上、詳細に説明したとおり、本発明によれば、2次元位置の検出処理の高速 化および構成の簡素化を図ることが可能な光検出装置を提供することができる。 また、本発明によれば、入射した光の2次元位置を少ない計算量で極めて精度良 く検出することができる。

【図面の簡単な説明】

【図1】

本実施形態に係る光検出装置を示す概念構成図である。

[図2]

本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面 図である。

【図3】

図2のIIIII線に沿った断面図である。

【図4】

本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面 図である。

【図5】

本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面



【図6】

本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面 図である。

【図7】

本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面 図である。

【図8】

本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面 図である。

【図9】

本実施形態に係る光検出装置に含まれる第1信号処理回路を示す概略構成図で ある。

【図10】

本実施形態に係る光検出装置に含まれる第2信号処理回路を示す概略構成図で ある。

【図11】

第1信号処理回路に含まれる第1積分回路の回路図である。

[図12]

第1信号処理回路に含まれる第1サンプルアンドホールド回路の回路図である

【図13】

第1信号処理回路に含まれる第1最大値検出回路の回路図である。

【図14】

第1信号処理回路に含まれる第1レベルシフト回路の回路図である。

【図15】

第1信号処理回路の動作を説明するためのタイミングチャートである。

【図16】

第1レベルシフト回路に入力される電圧信号 H_{out} を示す線図である。

【図17】

第1A/D変換回路の出力を示す線図である。

【図18】

第2信号処理回路の動作を説明するためのタイミングチャートである。

【図19】

第2レベルシフト回路に入力される電圧信号 V_{out} を示す線図である。

【図20】

第2A/D変換回路の出力を示す線図である。

【図21】

本実施形態に係る光検出装置に含まれる第1信号処理回路の変形例を示す概略 構成図である。

【図22】

本実施形態に係る光検出装置に含まれる第2信号処理回路の変形例を示す概略 構成図である。

【図23】

本実施形態に係る光検出装置を用いた位置検出システムの一例を示す概略構成 図である。

[図24]

図23に示された位置検出システムに含まれる光検出部を示す概略構成図である。

【図25】

本実施形態に係る光検出装置を用いた位置検出システムの一例を示す概略構成 図である。

【図26】

本実施形態に係る光検出装置の変形例を示す概念構成図である。

【符号の説明】

1···光検出装置、10···光感応領域、11_{mm}···画素、12_{mm}, 13_{mm}···光感応部分、20···第1信号処理回路、40···半導体基板、41, 42···第2導電型半導体領域、44···第1配線、47···第2配線、110···第1積分回路、120···

ページ: 33/E


第1タイミング制御回路、130…第1サンプルアンドホールド回路(第1S/H回路)、140…第1最大値検出回路、150…第1シフトレジスタ、160 …第1スイッチ素子、170…第1レベルシフト回路、180…第1A/D変換回路、210…第2積分回路、220…第2タイミング制御回路、230…第2サンプルアンドホールド回路(第2S/H回路)、240…第2最大値検出回路、250…第2シフトレジスタ、260…第2スイッチ素子、270…第2レベルシフト回路、280…第2A/D変換回路。




【書類名】


図面

【図1】







【図3】










































【図12】














【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



































【書類名】 要約書

【要約】

【課題】 2次元位置の検出処理の高速化および構成の簡素化を図ることができる光検出装置を提供する。

【解決手段】 第1積分回路110は、第1の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群からの電流信号を電圧信号に変換して出力する。第1S/H回路130は、第1積分回路110から出力される電圧信号を保持して出力する。第1最大値検出回路140は、第1S/H回路130から出力される電圧信号の最大値を検出する。第1レベルシフト回路170は、第1S/H回路130から出力される電圧信号のレベルをシフトする。第1A/D変換回路180は、第1最大値検出回路140により検出された最大値から当該最大値より所定値小さい値までの範囲をA/D変換範囲に設定し、第1S/H回路130から出力される電圧信号を上記A/D変換範囲においてデジタル信号に変換する。

【選択図】 図9



特願2003-013905

出願人履歴情報

識別番号

[000236436]

1. 変更年月日 [変更理由] 住 所 氏 名

1990年 8月10日 新規登録 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会社